follow rst syntax

source/rules.rst

@@ -16,9 +16,9 @@
     foo.o: foo.c defs.h       # foo模块
         cc -c -g foo.c
 
-看到这个例子，各位应该不是很陌生了，前面也已说过，foo.o是我们的目标，foo.c和defs.h是目标所依赖的源文件，而只有一个命令\ ``cc -c -g foo.c``\ （以Tab键开头）。这个规则告诉我们两件事： 
+看到这个例子，各位应该不是很陌生了，前面也已说过，foo.o是我们的目标，foo.c和defs.h是目标所依赖的源文件，而只有一个命令\ ``cc -c -g foo.c``\ （以Tab键开头）。这个规则告诉我们两件事：
 
-#. 文件的依赖关系，foo.o依赖于foo.c和defs.h的文件，如果foo.c和defs.h的文件日期要比foo.o文件日期要新，或是foo.o不存在，那么依赖关系发生。 
+#. 文件的依赖关系，foo.o依赖于foo.c和defs.h的文件，如果foo.c和defs.h的文件日期要比foo.o文件日期要新，或是foo.o不存在，那么依赖关系发生。
 #. 生成或更新foo.o文件，就是那个cc命令。它说明了如何生成foo.o这个文件。（当然，foo.c文件include了defs.h文件）
 
 规则的语法
@@ -30,7 +30,7 @@
         command
         ...
 
-或是这样： 
+或是这样：
 
 .. code-block:: makefile
 
@@ -51,13 +51,13 @@ prerequisites也就是目标所依赖的文件（或依赖目标）。如果其
 在规则中使用通配符
 ------------------
 
-如果我们想定义一系列比较类似的文件，我们很自然地就想起使用通配符。make支持三个通配符：“*”，“?”和“~”。这是和Unix的B-Shell是相同的。 
+如果我们想定义一系列比较类似的文件，我们很自然地就想起使用通配符。make支持三个通配符：“*”，“?”和“~”。这是和Unix的B-Shell是相同的。
 
-波浪号（“~”）字符在文件名中也有比较特殊的用途。如果是“~/test”，这就表示当前用户的$HOME目录下的test目录。而 “~hchen/test”则表示用户hchen的宿主目录下的test目录。（这些都是Unix下的小知识了，make也支持）而在Windows或是 MS-DOS下，用户没有宿主目录，那么波浪号所指的目录则根据环境变量“HOME”而定。 
+波浪号（“~”）字符在文件名中也有比较特殊的用途。如果是“~/test”，这就表示当前用户的$HOME目录下的test目录。而 “~hchen/test”则表示用户hchen的宿主目录下的test目录。（这些都是Unix下的小知识了，make也支持）而在Windows或是 MS-DOS下，用户没有宿主目录，那么波浪号所指的目录则根据环境变量“HOME”而定。
 
-通配符代替了你一系列的文件，如“*.c”表示所以后缀为c的文件。一个需要我们注意的是，如果我们的文件名中有通配符，如：“\*”，那么可以用转义字符“\\”，如“\\\*”来表示真实的“\*”字符，而不是任意长度的字符串。 
+通配符代替了你一系列的文件，如 ``*.c`` 表示所有后缀为c的文件。一个需要我们注意的是，如果我们的文件名中有通配符，如： ``*`` ，那么可以用转义字符 ``\`` ，如 ``\*`` 来表示真实的 ``*`` 字符，而不是任意长度的字符串。
 
-好吧，还是先来看几个例子吧： 
+好吧，还是先来看几个例子吧：
 
 .. code-block:: makefile
 
@@ -72,7 +72,7 @@ prerequisites也就是目标所依赖的文件（或依赖目标）。如果其
         cat main.c
         rm -f *.o
 
-其结果你试一下就知道的。 上面这个例子我不不多说了，这是操作系统Shell所支持的通配符。这是在命令中的通配符。 
+其结果你试一下就知道的。 上面这个例子我不不多说了，这是操作系统Shell所支持的通配符。这是在命令中的通配符。
 
 .. code-block:: makefile
 
@@ -80,13 +80,13 @@ prerequisites也就是目标所依赖的文件（或依赖目标）。如果其
         lpr -p $?
         touch print
 
-上面这个例子说明了通配符也可以在我们的规则中，目标print依赖于所有的[.c]文件。其中的“$?”是一个自动化变量，我会在后面给你讲述。 
+上面这个例子说明了通配符也可以在我们的规则中，目标print依赖于所有的[.c]文件。其中的“$?”是一个自动化变量，我会在后面给你讲述。
 
 .. code-block:: makefile
 
     objects = *.o
 
-上面这个例子，表示了通配符同样可以用在变量中。并不是说\ ``*.o``\ 会展开，不！objects的值就是\ ``*.o``\ 。Makefile中的变量其实就是C/C++中的宏。如果你要让通配符在变量中展开，也就是让objects的值是所有[.o]的文件名的集合，那么，你可以这样： 
+上面这个例子，表示了通配符同样可以用在变量中。并不是说\ ``*.o``\ 会展开，不！objects的值就是\ ``*.o``\ 。Makefile中的变量其实就是C/C++中的宏。如果你要让通配符在变量中展开，也就是让objects的值是所有[.o]的文件名的集合，那么，你可以这样：
 
 .. code-block:: makefile
 
@@ -103,7 +103,7 @@ prerequisites也就是目标所依赖的文件（或依赖目标）。如果其
 #. 列出(1)中所有文件对应的“.o”文件，在（3）中我们可以看到它是由make自动编译出的。
 
    .. code-block:: makefile
-    
+
         $(patsubst %.c,%.o,$(wildcard *.c))
 
 #. 由(1)(2)两步，可写出编译并链接所有“.c”和”.o“文件
@@ -112,7 +112,7 @@ prerequisites也就是目标所依赖的文件（或依赖目标）。如果其
 
         objects := $(patsubst %.c,%.o,$(wildcard *.c))
         foo : $(objects)
-            cc -o foo $(objects)  
+            cc -o foo $(objects)
 
 这种用法由关键字“wildcard”，“patsubst”指出，关于Makefile的关键字，我们将在后面讨论。
 
@@ -131,13 +131,13 @@ Makefile文件中的特殊变量“VPATH”就是完成这个功能的，如果
 
 另一个设置文件搜索路径的方法是使用make的“vpath”关键字（注意，它是全小写的），这不是变量，这是一个make的关键字，这和上面提到的那个VPATH变量很类似，但是它更为灵活。它可以指定不同的文件在不同的搜索目录中。这是一个很灵活的功能。它的使用方法有三种：
 
-\ ``vpath <pattern> <directories>``\ 
+\ ``vpath <pattern> <directories>``\
     为符合模式<pattern>的文件指定搜索目录<directories>。
 
 \ ``vpath <pattern>``\
     清除符合模式<pattern>的文件的搜索目录。
 
-\ ``vpath``\ 
+\ ``vpath``\
     清除所有已被设置好了的文件搜索目录。
 
 vapth使用方法中的<pattern>需要包含“%”字符。“%”的意思是匹配零或若干字符，（需引用“%”，使用“\\%”）例如，“%.h”表示所有以 “.h”结尾的文件。<pattern>指定了要搜索的文件集，而<directories>则指定了< pattern>的文件集的搜索的目录。例如：
@@ -199,30 +199,30 @@ vapth使用方法中的<pattern>需要包含“%”字符。“%”的意思是
 
     all : prog1 prog2 prog3
     .PHONY : all
- 
+
     prog1 : prog1.o utils.o
         cc -o prog1 prog1.o utils.o
- 
+
     prog2 : prog2.o
         cc -o prog2 prog2.o
- 
+
     prog3 : prog3.o sort.o utils.o
         cc -o prog3 prog3.o sort.o utils.o
 
-我们知道，Makefile中的第一个目标会被作为其默认目标。我们声明了一个“all”的伪目标，其依赖于其它三个目标。由于默认目标的特性是，总是被执行的，但由于“all”又是一个伪目标，伪目标只是一个标签不会生成文件，所以不会有“all”文件产生。于是，其它三个目标的规则总是会被决议。也就达到了我们一口气生成多个目标的目的。“.PHONY : all”声明了“all”这个目标为“伪目标”。（注：这里的显式 “.PHONY : all” 不写的话一般情况也可以正确的执行，这样make可通过隐式规则推导出， “all” 是一个伪目标，执行make不会生成“all”文件，而执行后面的多个目标。建议：显式写出是一个好习惯。） 
+我们知道，Makefile中的第一个目标会被作为其默认目标。我们声明了一个“all”的伪目标，其依赖于其它三个目标。由于默认目标的特性是，总是被执行的，但由于“all”又是一个伪目标，伪目标只是一个标签不会生成文件，所以不会有“all”文件产生。于是，其它三个目标的规则总是会被决议。也就达到了我们一口气生成多个目标的目的。“.PHONY : all”声明了“all”这个目标为“伪目标”。（注：这里的显式 “.PHONY : all” 不写的话一般情况也可以正确的执行，这样make可通过隐式规则推导出， “all” 是一个伪目标，执行make不会生成“all”文件，而执行后面的多个目标。建议：显式写出是一个好习惯。）
 
 随便提一句，从上面的例子我们可以看出，目标也可以成为依赖。所以，伪目标同样也可成为依赖。看下面的例子：
 
 .. code-block:: makefile
 
     .PHONY : cleanall cleanobj cleandiff
- 
+
     cleanall : cleanobj cleandiff
         rm program
- 
+
     cleanobj :
         rm *.o
- 
+
     cleandiff :
         rm *.diff
 
@@ -231,14 +231,14 @@ vapth使用方法中的<pattern>需要包含“%”字符。“%”的意思是
 多目标
 ------
 
-Makefile的规则中的目标可以不止一个，其支持多目标，有可能我们的多个目标同时依赖于一个文件，并且其生成的命令大体类似。于是我们就能把其合并起来。当然，多个目标的生成规则的执行命令不是同一个，这可能会可我们带来麻烦，不过好在我们可以使用一个自动化变量“$@”（关于自动化变量，将在后面讲述），这个变量表示着目前规则中所有的目标的集合，这样说可能很抽象，还是看一个例子吧。 
+Makefile的规则中的目标可以不止一个，其支持多目标，有可能我们的多个目标同时依赖于一个文件，并且其生成的命令大体类似。于是我们就能把其合并起来。当然，多个目标的生成规则的执行命令不是同一个，这可能会可我们带来麻烦，不过好在我们可以使用一个自动化变量“$@”（关于自动化变量，将在后面讲述），这个变量表示着目前规则中所有的目标的集合，这样说可能很抽象，还是看一个例子吧。
 
 .. code-block:: makefile
 
     bigoutput littleoutput : text.g
         generate text.g -$(subst output,,$@) > $@
 
-上述规则等价于： 
+上述规则等价于：
 
 .. code-block:: makefile
 
@@ -252,7 +252,7 @@ Makefile的规则中的目标可以不止一个，其支持多目标，有可能
 静态模式
 --------
 
-静态模式可以更加容易地定义多目标的规则，可以让我们的规则变得更加的有弹性和灵活。我们还是先来看一下语法： 
+静态模式可以更加容易地定义多目标的规则，可以让我们的规则变得更加的有弹性和灵活。我们还是先来看一下语法：
 
 .. code-block:: makefile
 
@@ -260,28 +260,28 @@ Makefile的规则中的目标可以不止一个，其支持多目标，有可能
         <commands>
         ...
 
-targets定义了一系列的目标文件，可以有通配符。是目标的一个集合。 
+targets定义了一系列的目标文件，可以有通配符。是目标的一个集合。
 
-target-parrtern是指明了targets的模式，也就是的目标集模式。 
+target-parrtern是指明了targets的模式，也就是的目标集模式。
 
-prereq-parrterns是目标的依赖模式，它对target-parrtern形成的模式再进行一次依赖目标的定义。 
+prereq-parrterns是目标的依赖模式，它对target-parrtern形成的模式再进行一次依赖目标的定义。
 
-这样描述这三个东西，可能还是没有说清楚，还是举个例子来说明一下吧。如果我们的<target-parrtern>定义成“%.o”，意思是我们的<target>;集合中都是以“.o”结尾的，而如果我们的<prereq-parrterns>定义成 “%.c”，意思是对<target-parrtern>所形成的目标集进行二次定义，其计算方法是，取<target-parrtern>模式中的“%”（也就是去掉了[.o]这个结尾），并为其加上[.c]这个结尾，形成的新集合。 
+这样描述这三个东西，可能还是没有说清楚，还是举个例子来说明一下吧。如果我们的<target-parrtern>定义成“%.o”，意思是我们的<target>;集合中都是以“.o”结尾的，而如果我们的<prereq-parrterns>定义成 “%.c”，意思是对<target-parrtern>所形成的目标集进行二次定义，其计算方法是，取<target-parrtern>模式中的“%”（也就是去掉了[.o]这个结尾），并为其加上[.c]这个结尾，形成的新集合。
 
-所以，我们的“目标模式”或是“依赖模式”中都应该有“%”这个字符，如果你的文件名中有“%”那么你可以使用反斜杠“\\”进行转义，来标明真实的“%”字符。 
+所以，我们的“目标模式”或是“依赖模式”中都应该有“%”这个字符，如果你的文件名中有“%”那么你可以使用反斜杠“\\”进行转义，来标明真实的“%”字符。
 
-看一个例子： 
+看一个例子：
 
 .. code-block:: makefile
 
     objects = foo.o bar.o
- 
+
     all: $(objects)
- 
+
     $(objects): %.o: %.c
         $(CC) -c $(CFLAGS) $< -o $@
 
-上面的例子中，指明了我们的目标从$object中获取，“%.o”表明要所有以“.o”结尾的目标，也就是“foo.o bar.o”，也就是变量$object集合的模式，而依赖模式“%.c”则取模式“%.o”的“%”，也就是“foo bar”，并为其加下“.c”的后缀，于是，我们的依赖目标就是“foo.c bar.c”。而命令中的“$<”和“$@”则是自动化变量，“$<”表示所有的依赖目标集（也就是 “foo.c bar.c”），“$@”表示目标集（也就是“foo.o bar.o”）。于是，上面的规则展开后等价于下面的规则： 
+上面的例子中，指明了我们的目标从$object中获取，“%.o”表明要所有以“.o”结尾的目标，也就是“foo.o bar.o”，也就是变量$object集合的模式，而依赖模式“%.c”则取模式“%.o”的“%”，也就是“foo bar”，并为其加下“.c”的后缀，于是，我们的依赖目标就是“foo.c bar.c”。而命令中的“$<”和“$@”则是自动化变量，“$<”表示所有的依赖目标集（也就是 “foo.c bar.c”），“$@”表示目标集（也就是“foo.o bar.o”）。于是，上面的规则展开后等价于下面的规则：
 
 .. code-block:: makefile
 
@@ -290,12 +290,12 @@ prereq-parrterns是目标的依赖模式，它对target-parrtern形成的模式
     bar.o : bar.c
         $(CC) -c $(CFLAGS) bar.c -o bar.o
 
-试想，如果我们的“%.o”有几百个，那么我们只要用这种很简单的“静态模式规则”就可以写完一堆规则，实在是太有效率了。“静态模式规则”的用法很灵活，如果用得好，那会一个很强大的功能。再看一个例子： 
+试想，如果我们的“%.o”有几百个，那么我们只要用这种很简单的“静态模式规则”就可以写完一堆规则，实在是太有效率了。“静态模式规则”的用法很灵活，如果用得好，那会一个很强大的功能。再看一个例子：
 
 .. code-block:: makefile
 
     files = foo.elc bar.o lose.o
- 
+
     $(filter %.o,$(files)): %.o: %.c
         $(CC) -c $(CFLAGS) $< -o $@
     $(filter %.elc,$(files)): %.elc: %.el
@@ -309,13 +309,13 @@ $(filter %.o,$(files))表示调用Makefile的filter函数，过滤“$files”
 在Makefile中，我们的依赖关系可能会需要包含一系列的头文件，比如，如果我们的main.c中有一句“#include "defs.h"”，那么我们的依赖关系应该是：
 
 .. code-block:: makefile
-    
+
     main.o : main.c defs.h
 
 但是，如果是一个比较大型的工程，你必需清楚哪些C文件包含了哪些头文件，并且，你在加入或删除头文件时，也需要小心地修改Makefile，这是一个很没有维护性的工作。为了避免这种繁重而又容易出错的事情，我们可以使用C/C++编译的一个功能。大多数的C/C++编译器都支持一个“-M”的选项，即自动找寻源文件中包含的头文件，并生成一个依赖关系。例如，如果我们执行下面的命令：
 
 .. code-block:: makefile
-    
+
     cc -M main.c
 
 其输出是：
@@ -368,7 +368,7 @@ gcc -MM main.c的输出则是::
 转成：
 
 .. code-block:: makefile
-    
+
     main.o main.d : main.c defs.h
 
 于是，我们的[.d]文件也会自动更新了，并会自动生成了，当然，你还可以在这个[.d]文件中加入的不只是依赖关系，包括生成的命令也可一并加入，让每个[.d]文件都包含一个完赖的规则。一旦我们完成这个工作，接下来，我们就要把这些自动生成的规则放进我们的主Makefile中。我们可以使用Makefile的“include”命令，来引入别的Makefile文件（前面讲过），例如：
@@ -376,7 +376,7 @@ gcc -MM main.c的输出则是::
 .. code-block:: makefile
 
     sources = foo.c bar.c
- 
+
     include $(sources:.c=.d)
 
 上述语句中的“$(sources:.c=.d)”中的“.c=.d”的意思是做一个替换，把变量$(sources)所有[.c]的字串都替换成[.d]，关于这个“替换”的内容，在后面我会有更为详细的讲述。当然，你得注意次序，因为include是按次来载入文件，最先载入的[.d]文件中的目标会成为默认目标。