fix rst format

source/introduction.rst

@@ -111,7 +111,7 @@ makefile中使用变量
 
 我们可以看到 ``.o`` 文件的字符串被重复了两次，如果我们的工程需要加入一个新的 ``.o`` 文件，那么我们需要在两个地方加（应该是三个地方，还有一个地方在clean中）。当然，我们的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。
 
-比如，我们声明一个变量，叫 ``objects`` ， ``OBJECTS`` ， ``objs`` ， ``OBJS``\， ``obj`` 或是 ``OBJ``\，反正不管什么啦，只要能够表示obj文件就行了。我们在makefile一开始就这样定义：
+比如，我们声明一个变量，叫 ``objects`` ， ``OBJECTS`` ， ``objs`` ， ``OBJS`` ， ``obj`` 或是 ``OBJ``\，反正不管什么啦，只要能够表示obj文件就行了。我们在makefile一开始就这样定义：
 
 .. code-block:: makefile
 
@@ -178,7 +178,7 @@ GNU的make很强大，它可以自动推导文件以及文件依赖关系后面
     clean :
         rm edit $(objects)
 
-这种方法，也就是make的“隐晦规则”。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。
+这种方法，也就是make的“隐晦规则”。上面文件内容中， ``.PHONY`` 表示，clean是个伪目标文件。
 
 关于更为详细的“隐晦规则”和“伪目标文件”，我会在后续给你一一道来。
 
@@ -236,7 +236,7 @@ Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定
 #. 隐晦规则。由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较简略地书写Makefile，这是由make所支持的。
 #. 变量的定义。在Makefile中我们要定义一系列的变量，变量一般都是字符串，这个有点像你C语言中的宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。
 #. 文件指示。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令。有关这一部分的内容，我会在后续的部分中讲述。
-#. 注释。Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用“#”字符，这个就像C/C++中的“//”一样。如果你要在你的Makefile中使用“#”字符，可以用反斜框进行转义，如： ``\#``  。
+#. 注释。Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用 ``#`` 字符，这个就像C/C++中的 ``//`` 一样。如果你要在你的Makefile中使用 ``#`` 字符，可以用反斜框进行转义，如： ``\#``  。
 
 最后，还值得一提的是，在Makefile中的命令，必须要以 ``Tab`` 键开始。
 
@@ -258,7 +258,7 @@ Makefile的文件名
 
 filename可以是当前操作系统Shell的文件模式（可以包含路径和通配符）。
 
-在include前面可以有一些空字符，但是绝不能是 ``Tab`` 键开始。 ``include`` 和 ``<filename>;`` 可以用一个或多个空格隔开。举个例子，你有这样几个Makefile：a.mk、b.mk、c.mk，还有一个文件叫foo.make，以及一个变量$(bar)，其包含了e.mk和f.mk，那么，下面的语句：
+在include前面可以有一些空字符，但是绝不能是 ``Tab`` 键开始。 ``include`` 和 ``<filename>;`` 可以用一个或多个空格隔开。举个例子，你有这样几个Makefile：a.mk、b.mk、c.mk，还有一个文件叫foo.make，以及一个变量 ``$(bar)`` ，其包含了 ``e.mk`` 和 ``f.mk`` ，那么，下面的语句：
 
 .. code-block:: makefile
 
@@ -272,7 +272,7 @@ filename可以是当前操作系统Shell的文件模式（可以包含路径和
 
 make命令开始时，会找寻include所指出的其它Makefile，并把其内容安置在当前的位置。就好像C/C++的#include指令一样。如果文件都没有指定绝对路径或是相对路径的话，make会在当前目录下首先寻找，如果当前目录下没有找到，那么，make还会在下面的几个目录下找：
 
-#. 如果make执行时，有“ ``-I`` ”或“ ``--include-dir`` ”参数，那么make就会在这个参数所指定的目录下去寻找。
+#. 如果make执行时，有 ``-I`` 或 ``--include-dir`` 参数，那么make就会在这个参数所指定的目录下去寻找。
 #. 如果目录<prefix>/include（一般是：/usr/local/bin或/usr/include）存在的话，make也会去找。
 
 如果有文件没有找到的话，make会生成一条警告信息，但不会马上出现致命错误。它会继续载入其它的文件，一旦完成makefile的读取，make会再重试这些没有找到，或是不能读取的文件，如果还是不行，make才会出现一条致命信息。如果你想让make不理那些无法读取的文件，而继续执行，你可以在include前加一个减号“-”。如：